СОДЕРЖАНИЕ
Введение. 3
1 Обзор арифметико-логических устройств. 4
2 Построение структурной схемы.. 8
3 Выбор элементной базы.. 11
4 Построение принципиальной схемы.. 20
5 Расчетная часть. 22
5.1 Расчет потребляемой мощности. 22
5.2 Расчет быстродействия. 23
5.3 Расчет надежности. 24
5.4 Логический расчет. 25
6 Технологическая часть. 27
6.1 Технология изготовления печатных плат. 27
6.2 Механическая обработка печатных плат. 28
6.3 Получение рисунка печатной платы.. 29
6.4 Химические и гальванические процессы изготовления печатных плат. 29
6.5 Получение печатных проводников. 30
7 Конструкторская часть. 31
8 Техника безопасности и экология. 33
8.1 Техника безопасности. 33
8.2 Экология. 34
9 Заключение. 36
10 Список литературы.. 37
Последние достижения в области информационных технологий привели к новым концепциям в организации производства. Ни одна фирма не может обойтись в своей работе без применения компьютеров. ЭВМ прочно входят в нашу производственную деятельность, и в настоящее время нет необходимости доказывать целесообразность использования вычислительной техники в системах управления технологическими процессами, проектирования, научных исследований, административного управления, в учебном процессе, банковских расчетах, здравоохранении, сфере обслуживания и т.д.
Любая форма человеческой деятельности, любой процесс функционирования технического объекта связаны с передачей и преобразованием информации. В силу универсальности цифровой формы представления информации, цифровые электронные вычислительные машины представляют собой наиболее универсальный тип устройства обработки информации.
Замечательные свойства ЭВМ – автоматизация вычислительного процесса на основе программного управления, огромная скорость выполнения арифметических и логических операций, возможность хранения большого количества различных данных, возможность решения широкого круга математических задач и задач обработки данных – делают эти машины мощным средством научно-технического прогресса.
Особое значение ЭВМ состоит в том, что впервые с их появлением человек получил орудие для автоматизации процессов обработки информации. Во многих случаях ЭВМ позволяют существенно повысить эффективность умственного труда. Внедрение ЭВМ оказало большое влияние на многие области науки и техники, вызвало процесс из математизации и компьютеризации.
Упрощенная структура ЭВМ содержит следующие основные устройства: арифметическо-логическое устройство, память, управляющее устройство, устройство ввода данных в машину, устройство вывода из нее результатов расчета и пульт ручного управления.
В данном курсовом проекте я буду рассматривать работу многофункционального арифметическо-логического устройства (АЛУ). АЛУ служат для выполнения арифметических и логических преобразований над словами, называемыми в этом случае операндами.
Выполняемые в АЛУ операции можно разделить на следующие группы:
· Операции двоичной арифметики для чисел с фиксированной точкой;
· Операции двоичной арифметики для чисел с плавающей точкой;
· Операции десятичной арифметики;
· Операции индексной арифметики;
· Операции специальной арифметики;
· Операции над логическими кодами;
· Операции над алфавитно-цифровыми полями.
К арифметически операциям относятся сложение, вычитание, вычитание модулей («короткие операции»), умножение и деление («длинные операции»). Группу логических операций составляют операции дизъюнкции (логическое ИЛИ) и конъюнкция (логическое И) над многоразрядными двоичными словами, сравнение кодов на равенство. Специальные арифметические операции включают в себя нормализацию, арифметический сдвиг (сдвигаются только цифровые разряды, знаковый разряд остается на месте), логический сдвиг (знаковый разряд сдвигается вместе с цифровыми разрядами). Обширна группа операций редактирования алфавитно-цифровой информации.
Можно привести следующую классификацию АЛУ, которая приведена на рисунке 1.1.
По характеру использования элементов и узлов АЛУ делятся на блочные и многофункциональные. В блочном АЛУ операции над числами с фиксированной и плавающей точкой, десятичными числами и алфавитно-цифровыми полями выполняются в отдельных блоках, при этом повышается скорость работы, так как блоки параллельно могут выполнять соответствующие операции, но значительно увеличиваются затраты на оборудование. В многофункциональных АЛУ операции для всех форм представления чисел выполняются одними и теми же схемами, которые коммутируются нужным образом в зависимости от требуемого режима работы. По своим функциям АЛУ является операционным блоком, выполняющим микрооперации, обеспечивающие прием из других устройств (например, памяти) операндов, их преобразования и выдачу результатов преобразования в другие устройства. Арифметическо-логическое устройство управляется управляющим блоком, генерирующим управляющие сигналы, инициирующие
выполнение в АЛУ определенных микроопераций. Генерируемая управляющим блоком последовательность сигналов определяется кодом операции команды и оповещающими сигналами.
Рисунок 1.1 – Классификация АЛУ.
Обобщенная структурная схема АЛУ процессоров всех моделей может быть изображена в виде, приведенном на рисунке 1.2. В основном она содержит четыре главные составляющие:
- группу регистров Р, предназначенных для приема и размещения надлежащим образом операндов, над которыми должны производиться действия при выполнении очередной операции;
- операционную часть О, где осуществляются преобразования операндов согласно машинным алгоритмам арифметических, логических и других операций, на выполнение которых рассчитано АЛУ;
- схемы контроля К, обеспечивающие непрерывный оперативный контроль работы АЛУ, а при обнаружении систематических сигналов ошибок — его диагностику с разрешающей способностью, соответствующей возможностям системы контроля, применяемой в модели ЭВМ;
- схемы управления У, где вырабатываются управляющие сигналы УС, координирующие взаимодействие всех блоков АЛУ между собой и с другими блоками процессора, тем самым обеспечивая выполнение требуемых последовательностей микроопераций, соответствующих исполняемым операциям.
Рисунок 1.2 - Обобщенная структурная схема АЛУ процессоров.
В моделях осуществляется гибкое управление выполнением операций. Последовательность действий по исполнению каждой команды зависит от особенностей операндов и получающихся промежуточных и окончательных результатов их преобразования. Для этого в операционной части АЛУ на разных этапах выполнения операций производится анализ преобразуемой информации. Результаты его в виде ответных сигналов-признаков СП поступают на схемы управления.
На основе анализа получающихся результатов в конце исполнения определенных команд схемы управления формируют признак результата ПР, который в виде двухразрядного кода условия заносится в слово состояния программы ССП.
Переход к управлению исполнением каждой очередной команды строится по асинхронному принципу. При наличии в процессоре командной и преобразуемой
информации действия в АЛУ по выполнению следующей операции могут начинаться сразу после завершения предыдущей операции. Для этого в схемах управления АЛУ формируется сигнал конца операции СКО. Управление выполнением следующей операции начинается по сигналу начала операции СНО, вырабатываемому в схемах центрального управления процессора.
В регистры Р операнды для очередной операции выбираются либо из местной оперативной памяти (регистров общего назначения РОН или регистров для операндов с плавающей запятой РПЗ), либо из основной оперативной памяти ООП. Результаты операций из регистров АЛУ отсылаются также в РОН, РПЗ или ООП.
Рисунок 2 – Многофункциональное АЛУ.
Проектирование АЛУ включает в себя выбор кодов для представления данных, определение алгоритмов выполнения отдельных операций, структур операционных блоков и реализуемых в них наборов микроопераций. Затем производят объединение отдельных операционных блоков и соответствующих наборов микроопераций в один многофункциональный операционный блок или несколько блоков для отдельных групп операций. В многофункциональных АЛУ операции над числами с фиксированной и плавающей точками, десятичными числами и алфавитно-цифровыми полями выполняются в основном одними и теми же схемами, коммутируемыми соответствующим образом. На рисунке 2 приведена схема многофункционального АЛУ для выполнения совокупности арифметических и логических операций. Регистровая часть АЛУ, в которой размещаются операнды или результаты действий над ними, в основном состоит из 8-разрядных
регистров Рг1, Рг2, Рг21, Рг3, РгА, РгВ, РгСм и 4-разрядных — PгC, PгD, PгСч1. Кроме этого, имеется еще ряд мало-разрядных регистров и множество триггеров, не показанных на рисунке. Они предназначаются для запоминания различных кодов, сигналов, отражающих различные состояния, условия, результаты анализа преобразуемой информации, необходимые для правильного выполнения арифметических, логических и др. операций. Эти регистры и триггеры можно отнести к операционной части АЛУ, основу которой составляют сумматор См, схема СОЛО, сумматор для выполнения операций двоично-десятичной арифметики СмДес.
При сложении чисел с фиксированной точкой в рассматриваемой схеме загрузка РгВ происходит от Рг2 ввиду того, что связь от ШИВх к Рг2 и далее к РгВ должна существовать из-за необходимости реализации умножения. Сумма частичных произведений заносится в РгВ не непосредственно из РгСм, а через РгЗ, так как загрузка РгЗ необходима при выполнении сложения чисел с плавающей точкой и т. п.
Операции двоично-десятичной арифметики в данном АЛУ производятся при помощи двоично-десятичного сумматора СмДес и побайтной организации обработки.
При выполнении операций над числами с плавающей точкой используются двоичный сумматор См и схема СОЛО. При сложении (вычитании) чисел с плавающей точкой первое слагаемое (уменьшаемое) поступает на входной регистр Рг1, второе (вычитаемое) — на входной регистр РгЗ. Знаки слагаемых хранятся в триггерах знаков ТгЗн1 и ТгЗн2. Смещенные порядки слагаемых пересылаются в регистры РгС и РгД. Схема СОЛО применяется для сравнения и выравнивания порядков слагаемых. Сумматор См, его входные регистры РгА и РгВ и выходной регистр РгСм используются при сложении (вычитании) мантисс, а также при передаче мантисс со сдвигом в процедурах выравнивания порядков и нормализации результата.
Выравнивание порядков производится следующим образом. Смещенный порядок числа X из РгЗ передается в регистр РгД и в выполняющий роль РгСОЛО
счетчик РгСч, соединенный с выходом СОЛО. Затем в РгС передается смещенный порядок числа У. После этого начинается сравнение порядков чисел X и У на СОЛО и сдвиг мантиссы числа с меньшим порядком вправо, при этом значение смещенного порядка У меняется до тех пор, пока он не станет равным
смещенному порядку X. Порядок Z берется равным большему порядку слагаемых.
Чтобы не делать лишних сдвигов мантиссы, превратившейся в процессе выравнивания порядка в 0, на счетчике циклов СчЦ фиксируется предельное число сдвигов, равное числу цифр мантиссы. При выполнении сдвига на один разряд мантиссы содержимое СчЦ уменьшается на 1. При СчЦ = 0 сдвиги прекращаются и в качестве результата берется большее слагаемое. После выравнивания порядков осуществляется сложение мантисс и (при необходимости) нормализация результата.
При умножении чисел с плавающей точкой используются сумматор См, регистр Рг1 для хранения множимого, регистры Рг2 и Рг2' для приема и сдвига множителя в процессе умножения мантисс, регистр РгА, используемый для передачи на сумматор смещенного порядка множимого при суммировании порядков и для передачи на сумматор мантиссы множимого при умножении мантисс, регистр РгВ, служащий для передачи на сумматор смещенного порядка множителя при суммировании порядков и для хранения текущей суммы частичных произведений при умножении мантисс, выходной регистр сумматора РгСм, фиксирующий результаты суммирований, счетчик РгСч1, хранящий смещенный порядок произведения, триггеры знаков сомножителей ТгЗн1 и ТгЗн2.
При выполнении деления чисел с плавающей точкой используются сумматор См, регистры Рг1 и Рг2 для приема соответственно делителя и делимого, регистры РгА и РгВ для хранения смещенных порядков делителя и делимого и для хранения мантиссы делителя и частичного остатка при получении мантиссы частного, счетчик Сч1 для хранения смешенного порядка частного, регистры Рг2 и Рг21 для хранения цифровых разрядов мантиссы частного, триггеры знаков делимого и делителя ТгЗн1 и ТгЗн2. Рассмотренное АЛУ можно считать типичным для ЭВМ общего назначения средней производительности.
Для того чтобы построить принципиальную схему нужно выбрать элементную базу и технологию производства интегральных микросхем (ИМС).
На данный момент есть несколько технологий производства интегральных микросхем: Транзисторно-транзисторная логика (ТТЛ) и транзисторно-транзисторная логика с диодом Шоттки (ТТЛШ), МОП транзисторная логика (МОПТЛ), эмиттерно-связанная логика (ЭСЛ), интегральная инжекционная логика (И2 Л). Каждая из технологий имеет свои достоинства и недостатки, которые рассматриваются ниже.
Недостатки: микросхемы обладают большой потребляемой мощностью.
МОП (МДП) – металл-окисел (диэлектрик) - полупроводник.
Достоинства: большая помехоустойчивость, т.к. высокий логический перепад; высокая нагрузочная способность, т.к. схема имеет большое выходное сопротивление (Rвых); высокая степень интеграции, т.к. нет изолирующих каналов.
Недостаток: низкое быстродействие, т.к. Cн заряжается через большое сопротивление.
Недостаток: быстродействие меньше, чем у ЭСЛ, но по мере развития технологий этот недостаток устраняется.
Недостатки: большая потребляемая мощность, т.к. в схеме переключаются большие токи; сравнительно низкая помехоустойчивость элемента, т.к. выбран малый перепад логических уровней U1 – U0 = 0,8.
Страницы: 1, 2, 3